SystemVerilog na Rysino

Bramki logiczne

Pierwszy projekt w języku SystemVerilog: bramki logiczne.

kod źródłowy

Lista części
  • płytka Rysino
  • USB Blaster
  • kabel miniUSB